SmartLogicPro
No se pudo cargar la disponibilidad de retiro
Beschreibung
Der Funktionsbaustein SmartLogicPro_FB ist ein universeller Logikbaustein für Siemens-SPS-Systeme (z. B. S7-1200 im TIA Portal V16). Er verfügt über 5 individuell konfigurierbare Eingänge, die jeweils als AND- oder OR-Eingänge genutzt werden können. Zusätzlich stehen Optionen für Invertierung, Zeitverzögerung (TON/TOF), Timeout-Überwachung sowie ein globaler Freigabeeingang zur Verfügung. Der Baustein erkennt automatisch, ob AND-, OR- oder kombinierte Logik genutzt wird, und bildet daraus das Ausgangssignal. Ein integrierter Zähler erfasst Änderungen am Ausgang.
Hinweis: Dieser Baustein ist universell einsetzbar, ersetzt jedoch keine sicherheitsgerichteten Funktionen. Vor dem produktiven Einsatz ist eine projektspezifische Anpassung, Verifizierung und Freigabe durch Fachpersonal erforderlich.
Funktionsweise
Reset / Initialisierung
Beim Start werden interne Variablen zurückgesetzt. #AND_Group wird auf TRUE und #OR_Group auf FALSE gesetzt, sodass eine korrekte Logikberechnung von Beginn an möglich ist. Fehler- und Nutzungsflags (#ErrorTimeout, #UseAND, #UseOR) werden ebenfalls zurückgesetzt.
Eingangsverarbeitung
Für jeden der 5 Eingangskanäle gilt:
-
Aktivierung: Verarbeitung nur, wenn
Enablefür den Kanal gesetzt ist. - Invertierung: Das Eingangssignal kann optional invertiert werden.
-
Zeitverzögerung: Auswahl zwischen
TON(Einschaltverzögerung) oderTOF(Ausschaltverzögerung) mit parametrierbarer Zeit (PT). -
Timeout-Überwachung: Über ein internes Timer-Objekt wird überwacht, ob ein Eingang länger als die konfigurierte Timeout-Zeit inaktiv bleibt. Im Fehlerfall wird
#ErrorTimeoutgesetzt. - Logikzuordnung: Der Eingang wird entweder der AND- oder der OR-Gruppe zugewiesen und entsprechend berücksichtigt.
Logikberechnung
Die Ausgangslogik hängt davon ab, welche Gruppen aktiv sind:
- AND und OR aktiv → Kombination beider Gruppen:
#Q_raw = AND_Group AND OR_Group - Nur AND aktiv →
#Q_raw = AND_Group - Nur OR aktiv →
#Q_raw = OR_Group - Keine Eingänge aktiv →
#Q_raw = FALSE
Freigabe & Ausgang
Der globale Eingang #FreeRunEnable wirkt als Sicherheitsfreigabe. Ist er nicht gesetzt, wird der Ausgang unabhängig von der Logik auf FALSE erzwungen.
Bei jeder Zustandsänderung von #Q_raw wird #ChangeCount inkrementiert. Zusätzlich stehen zeitverzögerte Ausgänge (#Q_TON, #Q_TOF) zur Verfügung.
Technische Details
-
Eingänge: 5 Kanäle (
#InputChannels[1..5]) mit den ParameternEnable,Value,Invert,UseTON,PT,Timeout,UseAsAND; global:#FreeRunEnable -
Interne Logik:
#AND_Group,#OR_Group, Timeout-Überwachung, Flags für Gruppenerkennung -
Ausgänge:
#Q(logisches Ergebnis),#Q_TON,#Q_TOF -
Status & Diagnose:
#ErrorTimeout(Timeoutfehler),#ChangeCount(Zähler für Zustandsänderungen) - Logikarten: AND, OR, kombinierte AND/OR
Einsatzmöglichkeiten
- Flexible Kombination von Eingangssignalen in der Steuerungslogik
- Simulation komplexer Logik mit Zeitverzögerung und Timeout
- Überwachung von Sensorsignalen mit Fehlererkennung
- Universeller Logikbaustein für Standardsteuerungen
Hinweis: Nicht für sicherheitsgerichtete Anwendungen geeignet.
Kompatibilität
- Siemens TIA Portal V16 (S7-1200, S7-1500)
- Unterstützt SCL (Structured Control Language)
- Einfach erweiterbar auf mehr Eingänge oder zusätzliche Logikarten
- Einsetzbar in Standard-SPS-Programmen
Lieferumfang
Du erhältst:
- Eine SCL-Datei mit dem implementierten Funktionsbaustein SmartLogicPro_FB
- Detaillierte Deklaration aller Ein- und Ausgänge
- Kommentierte Logik für jede Verarbeitungsebene
- Kurzanleitung zur Integration in eigene Steuerungsprojekte
Support
Ich unterstütze dich bei:
- Anpassung der Eingangslogik auf deine Maschine oder Anlage
- Integration in bestehende Steuerungsarchitekturen
- Erweiterung auf zusätzliche Funktionen (z. B. mehr Eingänge, Prioritätslogik)
- Fehleranalyse und Optimierung in Simulation und Livebetrieb
Kontakt über Shop-Nachricht oder E-Mail möglich. Individuelle Anpassungen sind als Customizing verfügbar.